To access the full text documents, please follow this link: http://hdl.handle.net/2099.1/22773
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica |
---|---|
dc.contributor | Capellá Frau, Gabriel José |
dc.contributor.author | Padilla Pérez, Miguel |
dc.date | 2013-12-19 |
dc.identifier.uri | http://hdl.handle.net/2099.1/22773 |
dc.language.iso | eng |
dc.publisher | Universitat Politècnica de Catalunya |
dc.rights | info:eu-repo/semantics/openAccess |
dc.rights | http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
dc.subject | Àrees temàtiques de la UPC::Enginyeria de la telecomunicació::Processament del senyal |
dc.subject | Modulators (Electronics) |
dc.subject | Field programmable gate arrays |
dc.subject | Pulse-width modulator |
dc.subject | FPGA |
dc.subject | Convertidors digital/analògics |
dc.subject | Matrius de portes programables in situ |
dc.subject | Moduladors (Electrònica) |
dc.title | Versatile pulse-width modulator |
dc.type | info:eu-repo/semantics/bachelorThesis |