To access the full text documents, please follow this link: http://hdl.handle.net/2099.1/22654

Design of Low Noise Readout Amplifiers for Monolithic Capacitive CMOS-MEMS Accelerometers
Sánchez Chiva, José María
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Madrenas Boadas, Jordi; Michalik, Piotr Jozef
[ANGLÈS] This thesis report describes the design process, the implementation and the simulation and measurement results of two different readout circuits to be used with two monolithic MEMS accelerometers fabricated by post-CMOS surface micromachining based on isotropic wet etching in IHP SiGe 0,25 μm technology. The first design is used with a 50 fF z-axis sensor and the second design with a 200 fF sensor as well as the first sensor. The approach used has been the Continuous Time Voltage (CTV) sensing implemented in two ways. The first readout circuit implements a CTV sensing utilising an open-loop topology whereas the second design implements a CTV sensing with a closed-loop amplifier and low duty-cycle reset. In both designs, chopper stabilisation has been implemented to get rid of DC offset and Flicker noise, making both designs to work beyond the noise corner frequency to obtain the lowest achievable noise floor: thermal noise. The target during the design of both circuits has been to design amplifying circuits with a thermal noise equal or below the Brownian-noise of the capacitive sensor in order to make the noise from the sensor to be dominant. This has been possible by means of a deep study of noise and the optimisation of the transistor dimensions ratio that have the highest noise influence: input pair transistors. In both cases, equations that relate input node capacitance with noise have been found and final values have been obtained by fine tuning using the design software following the hypothesis found in the derived equations. The first design has been fabricated and total noise using opamp measured noise shows a noise floor of 238μg/rt-Hz, a lower noise value than designs with sensors having a similar sensitivity found in the literature. Second design has not been fabricated yet, but simulations also show a good noise performance of 20μg/rt-Hz with the second sensor. However, differences in measured and simulated noise in the first design shows that the total noise of the second design using the second sensor may be lower than the simulated value due to a rather pessimistic noise model used by the software.
[CASTELLÀ] Esta tesis describe el proceso de diseño, la implementación y los resultados de las simulaciones y las medidas de dos circuitos de acondicionamiento de señal para ser usados con dos sensores de aceleración monolíticos fabricados mediante el proceso post-CMOS surface micromachining basado en isotropic wet etching en tecnología IHP SiGe 0,25 μm. El primer diseño se ha implementado con un sensor de 50 fF de z-axis, mientras que el segundo se ha implementado, además de con éste mismo sensor, con un segondo sensor de 200 fF. El método utilizado ha sido el de sensado de Voltage en Tiempo Continuo (CTV) implementado de dos maneras. El primer diseño implementa el sensador CTV utilisando una topología en lazo abierto, mientras que el segundo diseño implementa el sensado CTV mediante un amplificador en lazo cerrado y un reset con bajo duty-cycle. En ambos diseños, se ha usado la estabilizació chopper para eliminar el offset DC y el ruido Flicker, haciendo trabajar ambos diseños por encima de la frecuencia codo de ruido para obtener el riudo mínimo: ruido térmico. El objetivo durante el diseño de los dos circuitos ha sido el de diseñar dos circuitos de acondicionamiento con un ruido térmico igual o inferior al ruido Browniano del sensor capacitivo de modo que el ruido dominante sea el que proveniente del sensor. Ésto ha sido posible gracias a un profundo estudio del ruido y la optimizacion de las dimensiones de los transistores que tienen una mayor influencia: el par de transistores de entrada. En los dos casos, se han elaborado equaciones que relacionan la capacidad en el nodo de entrada con el ruido, y los valores finalmente usados han sido obtenidos mediante el software de diseño siguiendo las hipótesis marcadas por las expresiones obtenidas. El primer diseño ha sigdo fabricado i el ruido total usando el ruido medido del amplificador es de 238μg/rt-Hz, un ruido más bajo que el de diseños encontrados en la literatura con sensores con una sensibilidad similar. El segundo diseño aún no se ha fabricado, pero las simulaciones muestran un buen ruido de 20μg/rt-Hz con el segundo sensor. Sin embargo, las diferencia encontradas entre el ruido medido y el simulado del primer diseño hacen creer que el ruido del segundo diseño con el segundo sensor podria ser menor debido a que los modelos usados por el software parecen ser pesimistas respecto al ruido.
[CATALÀ] Aquesta tesi descriu el procés de disseny, la implementació i els resultats de les simulacions i les mesures de dos circuits de condicionament de senyal per ser usats amb dos sensors d'acceleració monolítics fabricats en el procés post-CMOS surface micromachining basat en isotropic wet etching en tecnologia IHP SiGe 0,25 μm. El primer disseny s'ha implementat amb un sensor de 50 fF de z-axis, mentre que el segon s'ha implementat, a més a més d'aquest mateix sensor, amb un segon sensor de 200 fF. El mètode utilitzat ha sigut el de sensat de Voltatge en Temps Continu (CTV) implementat de dues maneres. El primer disseny implementa el sensat CTV utilitzant una topologia en llaç obert, mentre que el segon disseny implementa el sensat CTV mitjançant un amplificador en llaç tancat i un reset amb baix duty-cycle. En ambdós dissenys, s'ha usat estabilització chopper per a eliminar offset DC i soroll Flicker, fent treballar els dos dissenys per sobre de la freqüència colze de soroll per tal d'obtenir el mínim soroll: soroll tèrmic. L'objectiu durant el disseny dels dos circuits ha sigut el de dissenyar dos circuits de condicionament amb un soroll tèrmic igual o menor al soroll Brownià del sensor capacitiu per tal de fer que el soroll dominant sigui el provinent del sensor. Això ha sigut possible gràcies a un profund estudi del soroll i l'optimització de les dimensions dels transistors que tenen una major influència: el parell de transistors d'entrada. En els dos casos, s'han elaborat equacions que relacionen la capacitat al node d'entrada amb el soroll, i els valors finalment usats han sigut obtinguts utilitzant el software de disseny seguint les hipòtesis marcades per les expressions obtingudes. El primer disseny ha sigut fabricat i el soroll total usant el soroll mesurat de l'amplificador és de 238μg/rt-Hz, un soroll més baix que dissenys trobats a la literatura amb sensors amb una sensitivitat similar. El segon disseny no s'ha fabricat encara, però les simulacions mostren un bon valor de soroll de 20μg/rt-Hz amb el segon sensor. Malgrat tot, les diferències trobades entre el soroll mesurat i el simulat per al primer disseny fan creure que el soroll del segon disseny amb el segon sensor podria ser menor degut a que els models usats pel software semblen ser pessimistes pel que fa al soroll.
Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica
Accelerometers
Microelectromechanical systems
MEMS
Readout Circuit
Low noise
Low Power
Acceleròmetres
Sistemes microelectromecànics
info:eu-repo/semantics/masterThesis
Universitat Politècnica de Catalunya
         

Show full item record

Related documents

Other documents of the same author

Michalik, Piotr Jozef; Sánchez Chiva, José María; Fernández Martínez, Daniel; Madrenas Boadas, Jordi
 

Coordination

 

Supporters