Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/24066
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Filgueras Izquierdo, Antonio |
dc.contributor.author | Gil Blasco, Eduard |
dc.contributor.author | Jiménez González, Daniel |
dc.contributor.author | Álvarez Martínez, Carlos |
dc.contributor.author | Martorell Bofill, Xavier |
dc.contributor.author | Langer, Jan |
dc.contributor.author | Noguera Serra, Juan José |
dc.contributor.author | Vissers, Kees |
dc.date | 2014 |
dc.identifier.citation | Filgueras, A. [et al.]. OmpSs@Zynq All-Programmable SoC Ecosystem. A: ACM/SIGDA International Symposium on Field-Programmable Gate Arrays. "FPGA'14: Proceedings of the 2014 ACM/SIGDA International Symposium on Field-programmable Gate Arrays". Monterey, California: Association for Computing Machinery (ACM), 2014, p. 137-146. |
dc.identifier.citation | 978-1-4503-2671-1 |
dc.identifier.citation | 10.1145/2554688.2554777 |
dc.identifier.uri | http://hdl.handle.net/2117/24066 |
dc.language.iso | eng |
dc.publisher | Association for Computing Machinery (ACM) |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors |
dc.subject | Field programmable gate arrays |
dc.subject | Heterogenous parallel programming model |
dc.subject | Task dataflow models |
dc.subject | Automatic hardware generation |
dc.subject | Matrius de portes programables per l'usuari |
dc.title | OmpSs@Zynq All-Programmable SoC Ecosystem |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/conferenceObject |
dc.description.abstract | |
dc.description.abstract |