Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/23258
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Maric, Bojan |
dc.contributor.author | Abella Ferrer, Jaume |
dc.contributor.author | Valero Cortés, Mateo |
dc.date | 2013 |
dc.identifier.citation | Maric, B.; Abella, J.; Valero, M. Efficient cache architectures for reliable hybrid voltage operation using EDC codes. A: Design, Automation and Test in Europe. "Design, Automation and Test in Europe: Grenoble, France, March 18 - 22, 2013". Grenoble: 2013, p. 917-920. |
dc.identifier.citation | 978-398153700-0 |
dc.identifier.uri | http://hdl.handle.net/2117/23258 |
dc.language.iso | eng |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors |
dc.subject | Cache memory |
dc.subject | Caches |
dc.subject | Low energy |
dc.subject | Real-time |
dc.subject | Reliability |
dc.subject | Memòria ràpida de treball (Informàtica) |
dc.title | Efficient cache architectures for reliable hybrid voltage operation using EDC codes |
dc.type | info:eu-repo/semantics/submittedVersion |
dc.type | info:eu-repo/semantics/conferenceObject |
dc.description.abstract |