To access the full text documents, please follow this link: http://hdl.handle.net/2117/23229

Analysis of the Task Superscalar architecture hardware design
Yazdanpanah Ahmadabadi, Fahimeh; Jiménez González, Daniel; Álvarez Martínez, Carlos; Etsion, Yoav; Badia Sala, Rosa Maria
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. CAP - Grup de Computació d´Altes Prestacions
Àrees temàtiques de la UPC::Informàtica::Hardware
VHDL (Computer hardware description language)
Task Superscalar
Hardware task scheduler
VHDL
VHDL (Llenguatge de descripció de maquinari)
Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/
info:eu-repo/semantics/submittedVersion
info:eu-repo/semantics/conferenceObject
Springer
         

Show full item record

Related documents

Other documents of the same author

González Álvarez, Cecilia; Fernández, Mikel; Jiménez González, Daniel; Álvarez Martínez, Carlos; Martorell Bofill, Xavier
Álvarez Martínez, Carlos; Jiménez González, Daniel; López Álvarez, David; Alonso López, Javier; Tous Liesa, Rubén; Parcerisa Bundó, Joan Manuel; Barlet Ros, Pere; Fernández Barta, Montserrat; Tubella Murgadas, Jordi; Pérez, Christian
González, Cecilia; Jiménez González, Daniel; Martorell Bofill, Xavier; Álvarez Martínez, Carlos; Gaydadjiev, Georgi
González, Cecilia; Jiménez González, Daniel; Martorell Bofill, Xavier; Álvarez Martínez, Carlos; Gaydadjiev, Georgi
González, Cecilia; Jiménez González, Daniel; Martorell Bofill, Xavier; Álvarez Martínez, Carlos; Gaydadjiev, Georgi
 

Coordination

 

Supporters