To access the full text documents, please follow this link: http://hdl.handle.net/2117/23209

SSFB: a highly-efficient and scalable simulation reduction technique for SRAM yield analysis
Rana, Manish; Canal Corretger, Ramon
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors
Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats
Àrees temàtiques de la UPC::Matemàtiques i estadística::Probabilitat
Integrated circuits
Probabilities
Monte Carlo methods
SRAM chips
Failure analysis
Integrated circuit yield
Iterative methods
Probability
Circuits integrats
Probabilitats
Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
European Interactive Digital Advertising Alliance (EDAA)
         

Show full item record

Related documents

Other documents of the same author

Rana, Manish; Canal Corretger, Ramon; Amat Bertran, Esteve; Rubio Sola, Jose Antonio
Amat Bertran, Esteve; García Almudéver, Carmen; Aymerich Capdevila, Nivard; Canal Corretger, Ramon; Rubio Sola, Jose Antonio
Jing, Naifeng; Shen, Yao; Lu, Yao; Ganapathy, Shrikanth; Mao, Zhigang; Guo, Minyi; Canal Corretger, Ramon; Liang, Xiaoyao
 

Coordination

 

Supporters