To access the full text documents, please follow this link: http://hdl.handle.net/2117/23202

DRAM-based coherent caches and how to take advantage of the coherence protocol to reduce the refresh energy
Jaksic, Zoran; Canal Corretger, Ramon
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors
Àrees temàtiques de la UPC::Enginyeria de la telecomunicació::Telemàtica i xarxes d'ordinadors::Protocols de comunicació
Àrees temàtiques de la UPC::Informàtica
Memory management (Computer science)
Energy conservation
3T DRAM
6T SRAM
cache coherence
FinFETs
retention time
Gestió de memòria (Informàtica)
Energia -- Estalvi
Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
European Interactive Digital Advertising Alliance (EDAA)
         

Show full item record

Related documents

Other documents of the same author

Amat Bertran, Esteve; García Almudéver, Carmen; Aymerich Capdevila, Nivard; Canal Corretger, Ramon; Rubio Sola, Jose Antonio
Jing, Naifeng; Shen, Yao; Lu, Yao; Ganapathy, Shrikanth; Mao, Zhigang; Guo, Minyi; Canal Corretger, Ramon; Liang, Xiaoyao
Ganapathy, Shrikanth; Canal Corretger, Ramon; González Colás, Antonio María; Rubio Sola, Jose Antonio
 

Coordination

 

Supporters