Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/20390

Yield estimation model for lithography hotspot distortions
Gómez Fernández, Sergio; Moll Echeto, Francisco de Borja
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions
A yield formulation model to estimate the amount of lithography distortion expected in a printed layout is proposed. The yield formulation relates the probability of non-failure of a lithography hotspot with the yield loss. The application of the yield model is demonstrated for three different layout configurations showing that unidimensional designs may improve manufacturing yield.
Àrees temàtiques de la UPC::Enginyeria electrònica
Àrees temàtiques de la UPC::Enginyeria dels materials
Hot spot
Manufacturing yield
Yield estimation
Yield loss
Yield modeling
Litografia per feix d'electrons
Litografia
Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/
info:eu-repo/semantics/publishedVersion
Artículo
Institution of Electrical Engineers
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Cortadella Fortuny, Jordi; Petit Silvestre, Jordi; Gómez Fernández, Sergio; Moll Echeto, Francisco de Borja
Gómez Fernández, Sergio; Moll Echeto, Francisco de Borja
García Leyva, Lancelot; Andrade Miceli, Dennis Michael; Gómez Fernández, Sergio; Calomarde Palomino, Antonio; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio
Gómez Fernández, Sergio; Moll Echeto, Francisco de Borja