Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2099.1/19024

AER-RT: Interfaz de Red con Topología en Anillo para SNN Multi-FPGA;
AER-RT:Ring Topology Network Interface for Multi-FPGA SNN;
AER-RT: Interfície de Xarxa amb Topologia en anell per a SNN Multi-FPGA
Dorta Pérez, Silvestre Taho
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Madrenas Boadas, Jordi
Àrees temàtiques de la UPC::Enginyeria de la telecomunicació
Digital communications
Digital electronics
VHDL (Computer hardware description language)
Neural networks (Computer science)
chip-to-chip network architecture
ring topology
Aurora 8b/10b
Comunicacions digitals
Electrònica digital
VHDL (Llenguatge de descripció de maquinari)
Xarxes neuronals (Informàtica)
S'autoritza la difusió de l'obra mitjançant la llicència Creative Commons o similar 'Reconeixement-NoComercial- SenseObraDerivada'
http://creativecommons.org/licenses/by-nc-nd/3.0/es/
info:eu-repo/semantics/masterThesis
Universitat Politècnica de Catalunya
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Dorta Pérez, Silvestre Taho; Zapata Rodríguez, Mireya; Madrenas Boadas, Jordi; Sánchez Rivera, Giovanny