Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2099.1/18782

Implementació de la segmentació d'un processador SISP-I-3 en una FPGA
Anglada Sánchez, Martí
Cruz Díaz, Josep Llorenç
-Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
-VHDL (Computer hardware description language)
-Microprocessors
-segmentació
-pipeline
-SISA-3
-curtcircuit
-FPGA
-predictor de salt
-segmentation
-bypass
-branch predictor
-Microprocessadors
-VHDL (Llenguatge de descripció de maquinari)
Trabajo/Proyecto fin de carrera
Universitat Politècnica de Catalunya
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Anglada Sánchez, Martí; de Lucas Casamayor, Enrique; Parcerisa Bundó, Joan Manuel; Aragón Alcaraz, Juan Luis; González Colás, Antonio María
Anglada Sánchez, Martí; de Lucas Casamayor, Enrique; Parcerisa Bundó, Joan Manuel; Aragón, Juan Luis; Marcuello Pascual, Pedro; González Colás, Antonio María
Anglada Sánchez, Martí; Canal Corretger, Ramon; Aragon, Juan Luis; González Colás, Antonio María