To access the full text documents, please follow this link: http://hdl.handle.net/2099.1/15495
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Espasa Sans, Roger |
dc.contributor.author | Pizarro Calvo, Iván |
dc.date | 2012-06-20 |
dc.identifier.citation | 83864 |
dc.identifier.uri | http://hdl.handle.net/2099.1/15495 |
dc.language.iso | spa |
dc.publisher | Universitat Politècnica de Catalunya |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Infografia |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Programació |
dc.subject | RTL (Computer program language) |
dc.subject | Verilog (Computer hardware description language) |
dc.subject | Computer graphics |
dc.subject | processador |
dc.subject | shader |
dc.subject | gpu |
dc.subject | rtl |
dc.subject | verilog |
dc.subject | attila |
dc.subject | arquitectura |
dc.subject | hardware |
dc.subject | processor |
dc.subject | architecture |
dc.subject | RTL (Llenguatge de programació) |
dc.subject | Verilog (Llenguatge de descripció del maquinari) |
dc.subject | Infografia |
dc.title | Implementación RTL/Verilog de un procesador de shader para una GPU |
dc.type | info:eu-repo/semantics/bachelorThesis |
dc.description.abstract |