Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2099.1/15467

Design of single precision float adder (32-bit numbers) according to IEEE 754 standard using VHDL;
Diseño de un sumador de punto flotante de precisión simple (32 bits) basado en el estándar IEEE 754 utilizando VHDL;
Disseny d'un sumador de punt flotant de precisió simple (32 bits) basat en l'estàndard IEEE 754 utilitzant VHDL
Barrabés Castillo, Arturo
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Stopjaková, Viera; Zálusky, Roman
Àrees temàtiques de la UPC::Enginyeria electrònica::Circuits electrònics
VHDL (Computer hardware description language)
Numerical analysis
Floating point arithmetic
VHDL
IEEE 754
Aritmética de punto flotante
Electrònica digital
Lògica programable
VHDL (Llenguatge de descripció de maquinari)
Anàlisi numèrica
Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/
info:eu-repo/semantics/masterThesis
Universitat Politècnica de Catalunya;
Slovenská Technická Univerzita v Bratislave
         

Mostrar el registro completo del ítem