To access the full text documents, please follow this link: http://hdl.handle.net/2117/16005

Fault-tolerant nanoscale architecture based on linear threshold gates with redundancy
Aymerich Capdevila, Nivard; Rubio Sola, Jose Antonio
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions
Àrees temàtiques de la UPC::Enginyeria electrònica::Electrònica de potència
Fault-tolerant systems
NAND multiplexing
Nanotecnologia
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
         

Show full item record

Related documents

Other documents of the same author

Amat Bertran, Esteve; García Almudéver, Carmen; Aymerich Capdevila, Nivard; Canal Corretger, Ramon; Rubio Sola, Jose Antonio
Amat Bertran, Esteve; Amatlle, E.; Gómez González, Sergio; Aymerich Capdevila, Nivard; García Almudéver, Carmen; Moll Echeto, Francisco de Borja; Rubio Sola, Jose Antonio
Aymerich Capdevila, Nivard; Cotofana, Sorin; Rubio Sola, Jose Antonio
Aymerich Capdevila, Nivard; Cotofana, Sorin; Rubio Sola, Jose Antonio
 

Coordination

 

Supporters