Simulating whole supercomputer applications

Inicio | ¿Qué es? | Contacto

English | Català

Consultar RECERCAT

Por comunidades y
colecciones Por fecha Por autores Por títulos Por temas (CDU)

Consultar departamento

Por fecha Por autores Por títulos Por temas (CDU)

Estadisticas

Del documento Todo RECERCAT

Mi RECERCAT

Entrar Alertas por correo-e

Directorio de otros repositorios

RECERCAT Principal > Universitat Politècnica de Catalunya > Documents de recerca > Visualizar documento

Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/13117

dc.contributor	Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors
dc.contributor	Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions
dc.contributor.author	González García, Juan
dc.contributor.author	Casas, Marc
dc.contributor.author	Giménez Lucas, Judit
dc.contributor.author	Moreto Planas, Miquel
dc.contributor.author	Ramírez Bellido, Alejandro
dc.contributor.author	Labarta Mancho, Jesús José
dc.contributor.author	Valero Cortés, Mateo
dc.date	2011-06
dc.identifier.citation	González, J. [et al.]. Simulating whole supercomputer applications. "IEEE micro", Juny 2011, vol. 31, núm. 3, p. 32-45.
dc.identifier.citation	0272-1732
dc.identifier.citation	10.1109/MM.2011.58
dc.identifier.uri	http://hdl.handle.net/2117/13117
dc.language.iso	eng
dc.relation	http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5875957&tag=1
dc.relation	info:eu-repo/grantAgreement/EC/FP7/217068/EU/High Performance and Embedded Architecture and Compilation/HIPEAC
dc.rights	info:eu-repo/semantics/openAccess
dc.subject	Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles
dc.subject	Supercomputers -- Design and construction.
dc.subject	Superordinadors -- Simulació per ordinador
dc.title	Simulating whole supercomputer applications
dc.type	info:eu-repo/semantics/publishedVersion
dc.type	info:eu-repo/semantics/article
dc.description.abstract	Detailed simulations of large scale message-passing interface parallel applications are extremely time consuming and resource intensive. A new methodology that combines signal processing and data mining techniques plus a multilevel simulation reduces the simulated data by various orders of magnitude. This reduction makes possible detailed software performance analysis and accurate performance predictions in a reasonable time.
dc.description.abstract	Peer Reviewed

Mostrar el registro sencillo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Graph partitioning applied to DAG scheduling to reduce NUMA effects

Sánchez Barrera, Isaac; Casas, Marc; Moreto Planas, Miquel; Ayguadé Parra, Eduard; Labarta Mancho, Jesús José; Valero Cortés, Mateo

CATA: Criticality aware task acceleration for multicore processors

Castillo, Emilio; Moreto Planas, Miquel; Casas, Marc; Álvarez Martí, Lluc; Vallejo, Enrique; Chronaki, Kallia; Badia Sala, Rosa Maria; Bosque Orero, José Luis; Beivide Palacio, Julio Ramón; Ayguadé Parra, Eduard; Labarta Mancho, Jesús José; Valero Cortés, Mateo

Asynchronous and exact forward recovery for detected errors in iterative solvers

Jaulmes, Luc Etienne; Casas, Marc; Moreto Planas, Miquel; Ayguadé Parra, Eduard; Labarta Mancho, Jesús José; Valero Cortés, Mateo

Runtime-guided management of stacked DRAM memories in task parallel programs

Álvarez Martí, Lluc; Casas, Marc; Labarta Mancho, Jesús José; Ayguadé Parra, Eduard; Valero Cortés, Mateo; Moreto Planas, Miquel

Runtime-guided mitigation of manufacturing variability in power-constrained multi-socket NUMA nodes

Chasapis, Dimitrios; Casas, Marc; Moreto Planas, Miquel; Schulz, Martin; Ayguadé Parra, Eduard; Labarta Mancho, Jesús José; Valero Cortés, Mateo

Accesibilidad | Aviso legal | Política de Cookies | Documentos de uso interno

Coordinación

Patrocinio