Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/10434

Power-efficient spilling techniques for chip multiprocessors
Herrero Abellanas, Enric; González, José; Canal Corretger, Ramon
Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles
Cache storage
Microprocessor chips
Multiprocessing system
Power aware computing
Processament en paral·lel (Ordinadors)
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
Springer Verlag
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

González, José; González Colás, Antonio María
Amat Bertran, Esteve; García Almudéver, Carmen; Aymerich Capdevila, Nivard; Canal Corretger, Ramon; Rubio Sola, Jose Antonio
Jing, Naifeng; Shen, Yao; Lu, Yao; Ganapathy, Shrikanth; Mao, Zhigang; Guo, Minyi; Canal Corretger, Ramon; Liang, Xiaoyao
Ganapathy, Shrikanth; Canal Corretger, Ramon; González Colás, Antonio María; Rubio Sola, Jose Antonio