Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/10525

DLL's behavioral modeling for power consumption and jitter fast optimization
Barajas Ojeda, Enrique; Mateo Peña, Diego; González Jiménez, José Luis
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Universitat Politècnica de Catalunya. HIPICS - Grupo de Circuitos y Sistemas Integrados de Altas Prestaciones
This paper analyzes the sources of jitter in a DLL and presents a behavioral model for fast DLL optimization. An algorithm to simulate the DLL in open loop is demonstrated. This procedure, together with the behavioral modeling, greatly reduces the simulation time of DLL when compared to the closeloop DLL simulation. In order to optimize the DLL performance, the dependence of the output jitter versus the power consumption is studied.
Àrees temàtiques de la UPC::Enginyeria de la telecomunicació::Processament del senyal
Delay lock loops
Logic design
Jitter
DLL
info:eu-repo/semantics/submittedVersion
info:eu-repo/semantics/conferenceObject
         

Mostrar el registro completo del ítem

Documentos relacionados

Otros documentos del mismo autor/a

Barajas Ojeda, Enrique; Mateo Peña, Diego; González Jiménez, José Luis
Barajas Ojeda, Enrique; Gómez Salinas, Dídac; Mateo Peña, Diego; González Jiménez, José Luis
Crespo Yepes, Albert; Barajas Ojeda, Enrique; Martin Martínez, Javier; Mateo Peña, Diego; Aragonès Cervera, Xavier; Rodríguez Martínez, Rosana; Nafría Maqueda, Montserrat
Barajas Ojeda, Enrique; Mateo Peña, Diego; Aragonès Cervera, Xavier; Crespo Yepes, Albert; Rodríguez Martínez, Rosana; Martin Martínez, Javier; Nafría Maqueda, Montserrat
 

Coordinación

 

Patrocinio