Este artículo presenta un estudio de la escalabilidad del rendimiento en el paralelismo a nivel macro bloque de un decodificador H.264 para aplicaciones de alta definición (HD) en arquitecturas de múltiples procesadores. Hemos implementado este paralelismo en un “cache coherent Non-uniform Memory Acces” (cc-NUMA) en procesadores simétricos (SMP) y comparando con los resultados con expectativas teóricas. El estudio incluye la evaluación de tres diferentes técnicas programadas: estática, dinámica y dinámica con cola. El enfoque de programación dinámica con optimización de cola presenta los mejores rendimientos obteniendo una velocidad máxima de 9.5 con 24 procesadores. Un análisis detallado reveló que el tratamiento de la sincronización es uno de los factores limitantes para el logro de una mejor escalabilidad. Este artículo incluye una evaluación del impacto en sincronización en bloque APIs como hilos POSIX y extensiones de tiempo real. Los resultados demostraron que el paralelismo a nivel macro bloque como una forma de granulado muy fino de TLP (Thread-Level Parellelism) es altamente afectado por los hilos de sincronización, tal vez con el soporte de hardware, se requieren para la paralelización a nivel macro más escalable.

Peer Reviewed