Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/8563
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Palomar Pérez, Óscar |
dc.contributor.author | Juan, Toni |
dc.contributor.author | Navarro Guerrero, Juan José |
dc.date | 2009 |
dc.identifier.citation | Palomar, O.; Toni Juan; Navarro, J. Reusing cached schedules in an out-of-order processor with in-order issue logic. A: IEEE International Conference on Computer Design. "XXVII International Conference on Computer Design". 2009, p. 246-253. |
dc.identifier.citation | 978-1-4244-5028-2 |
dc.identifier.citation | 10.1109/ICCD.2009.5413146 |
dc.identifier.uri | http://hdl.handle.net/2117/8563 |
dc.language.iso | eng |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Aplicacions de la informàtica::Disseny assistit per ordinador |
dc.subject | Cache memory |
dc.subject | Logic circuits |
dc.subject | Out-of-order processor |
dc.subject | In-order issue logic |
dc.subject | Memòria cau |
dc.subject | Circuits lògics |
dc.title | Reusing cached schedules in an out-of-order processor with in-order issue logic |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/conferenceObject |
dc.description.abstract | |
dc.description.abstract |