Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/9017
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions |
dc.contributor.author | Jimenez, Victor |
dc.contributor.author | Vilanova, Lluis |
dc.contributor.author | Gelado Fernandez, Isaac |
dc.contributor.author | Gil, Marisa |
dc.contributor.author | Fursin, Gregori |
dc.contributor.author | Navarro, Nacho |
dc.date | 2009 |
dc.identifier.citation | Jimenez, V. [et al.]. Predictive runtime code scheduling for heterogeneous architectures. A: International Conference on High Performance Embedded Architectures and Compilers. "4th International Conference on High Performance Embedded Architectures and Compilers". Paphos: 2009, p. 19-33. |
dc.identifier.citation | 978-3-540-92989-5 |
dc.identifier.uri | http://hdl.handle.net/2117/9017 |
dc.language.iso | eng |
dc.rights | info:eu-repo/semantics/openAccess |
dc.subject | Àrees temàtiques de la UPC::Enginyeria de la telecomunicació |
dc.subject | Graphics processing units |
dc.subject | Signal theory (Telecommunication) |
dc.subject | Senyal, Teoria del (Telecomunicació) |
dc.title | Predictive runtime code scheduling for heterogeneous architectures |
dc.type | info:eu-repo/semantics/publishedVersion |
dc.type | info:eu-repo/semantics/conferenceObject |
dc.description.abstract |