To access the full text documents, please follow this link: http://hdl.handle.net/2117/13973

Description of a fault tolerance system implemented in a hardware architecture with self-adaptive capabilities
Soto, Javier; Moreno Aróstegui, Juan Manuel; Cabestany Moncusí, Joan
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Universitat Politècnica de Catalunya. AHA - Arquitectures Hardware Avançades
Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
Computer architecture
Arquitectura d'ordinadors
info:eu-repo/semantics/publishedVersion
info:eu-repo/semantics/conferenceObject
Springer Verlag
         

Show full item record

Related documents

Other documents of the same author

Soto, Javier; Moreno Aróstegui, Juan Manuel; Cabestany Moncusí, Joan
Cabestany Moncusí, Joan; Moreno Aróstegui, Juan Manuel; Pérez López, Carlos; Samà Monsonís, Albert; Català Mallofré, Andreu; Rodríguez Molinero, Alejandro; Arnal, Marc
Cabestany Moncusí, Joan; Pérez López, Carlos; Samà Monsonís, Albert; Moreno Aróstegui, Juan Manuel; Bayes, Ángels; Rodríguez Molinero, Alejandro
Samà Monsonís, Albert; Pérez López, Carlos; Rodríguez Martín, Daniel Manuel; Cabestany Moncusí, Joan; Moreno Aróstegui, Juan Manuel; Rodríguez Molinero, Alejandro
Rodríguez Martín, Daniel Manuel; Samà Monsolís, Albert; Pérez López, Carlos; Català Mallofré, Andreu; Cabestany Moncusí, Joan; Rodríguez Molinero, Alejandro
 

Coordination

 

Supporters