To access the full text documents, please follow this link: http://hdl.handle.net/2099.1/5777
dc.contributor | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
---|---|
dc.contributor | Navarro Guerrero, Juan José |
dc.contributor | García Almiñana, Jordi |
dc.contributor.author | Gómez Marmolejo, Zeus |
dc.date | 2008-06-25 |
dc.identifier.uri | http://hdl.handle.net/2099.1/5777 |
dc.language.iso | cat |
dc.publisher | Universitat Politècnica de Catalunya |
dc.rights | Attribution-NonCommercial-NoDerivs 3.0 Spain |
dc.rights | info:eu-repo/semantics/openAccess |
dc.rights | http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
dc.subject | Àrees temàtiques de la UPC::Informàtica::Sistemes operatius::Altres sistemes operatius |
dc.subject | Electronic data processing |
dc.subject | Informàtica |
dc.title | Disseny i implementació en FPGA d'un computador SISA i del sistema operatiu ZeOS per a aquesta arquitectura |
dc.type | info:eu-repo/semantics/bachelorThesis |