To access the full text documents, please follow this link: http://hdl.handle.net/2099.1/10492

Introducció al disseny de sistemes digitals reconfigurables en FPGA amb VHDL i la targeta Spartan-3AN de Xilinx
García López, Sergio
Sánchez Robert, Francesc Josep
Es tracta d'explorar les possibilitats i fer accessible a la docència a través de tutorials ben pautats la nova targeta del programa universitari de Xilinx, la Spartan-3AN (Spartan-3AN Starter Kit), http://www.xilinx.com/products/devkits/HW-SPAR3AN-SK-UNI-G.htm La informació dels tutorials s'organitzarà en capítols per a aprenentatge guiat i es farà accessible a través de la web de les assignatures de sistemes digitals. La generació d'una documentació de caire didàctic de qualitat, preferentment en anglès, serà un dels requisits indispensables. Pla d'activitat: 1) Disseny d'un circuit combinacional, per exemple un sumador. Ús de perifèrics simples: LED i commutadors. Gravació del projecte complet amb l'eina ISE de Xilinx seguint el flux de disseny. Integració en el projecte VHDL del fitxer UCF d'assignació automàtica de pins. Disseny combinacional top-down a base de components jerarquitzats. Simulació amb ModelSim, versió Xilinx. Verificació amb l'analitzador lògic de senyals incorporat al simulador. 2) Disseny d'un circuit seqüencial, per exemple un comptador de segons mòdul 60 amb sortida BCD a partir de la freqüència de l'oscil·lador de la targeta de 50 MHz. Disseny top amb: 1) component IP (intellectual property) DCM generador de rellotge de sincronisme, 2) component divisor de freqüències, 3) component comptador mòdul 60. Simulació funcional/behavioural i a nivell de portes/timed dins de l'entorn ModelSim. Generació de testbench i simulació automatitzada (assess). 3) Descobriment de nous perifèrics, com ara el port sèrie o el LCD. La idea sempre és la mateixa, augmentar el projecte top, amb aquests nous components (IP) inserits i sintetitzats juntament amb els ja disponibles. Per exemple, a través d'un subsistema transmissor sèrie, l'equip pot enviar les dades (el comptatge BCD) a un PC connectant el hyperterminal; les mateixes dades que poden representar-se localment sobre la pantalla LCD. 4) Implementació de memòria de dades RAM en VHDL. El projecte pot emmagatzemar les dades generades internament i transmetre-les en rebre un ordre des del PC a través del port sèrie. Alternativament, el projecte pot digitalitzar i emmagatzemar internament en RAM les dades d'algun sensor, per exemple de temperatura, i transmetre-les al PC en rebre l'ordre. 5) Disseny d'un sistema simple amb microcontrolador. Sistema EDK. Estudi de l'arquitectura del sistema. Muntatge d'un projecte d'exemple simple amb el microcontrolador de Xilinx Picoblaze o Microblaze. Comprovar la validesa de les llicències IP dels microcontrolador. Compilació del programari en C i ús de l'entorn de desenvolupament integrat de Xilinx per a la depuració i gravació del programari en el xip. 6) Disseny d'un sistema complex amb microcontrolador usant perifèrics propis del microcontrolador i memòria externa. 7) Projecte amb integració de subsistemes amb hardware propi dissenyat amb VHDL, amb l'entorn microcontrolador. Estudi de la interfície. NOTA: Una proposta com aquesta és adequada per a un o dos estudiants, tant de les titulacions de sistemes de telecomunicació com telemàtica. Atenent la dificultat del projecte i el seguiment realitzat amb el director, acordarà el punt final, deixant les indicacions necessàries per a la continuació o ampliació amb altres treballs. Per contactar al director ponent del treball, envieu correu electrònic seguint aquestes normes: http://epsc.upc.edu/projectes/sed/professors/05-06_Q2/Questions_e_mail.pdf
Àrees temàtiques de la UPC::Enginyeria electrònica i telecomunicacions::Microelectrònica
Field programmable gate arrays
Microelectronics
VHDL
FPGA Xilinx
ModelSim
sistemes digitals
microcontroladors softcores
picoblaze
embedded systems.
Matrius de portes programables per l'usuari
Microelectrònica
Attribution-NonCommercial-ShareAlike 3.0 Spain
http://creativecommons.org/licenses/by-nc-sa/3.0/es/
info:eu-repo/semantics/bachelorThesis
Universitat Politècnica de Catalunya
         

Show full item record

 

Coordination

 

Supporters