El TFC consistirà en el disseny i posterior implementació en DSP's d'un predistorsionador digital per a la linealització d'amplificadors de potència. El TFC es dividirà en tres parts: - Període de documentació i aprenentatge de la predistorsió digital - Elaboració d'un model de predistorsionador en MATLAB - Implementació del predistorsionador en un Processador de Senyal Digitals (DSP).

La predistorsión digital es una técnica para la linealización de amplificadores de potencia. Los amplificadores de potencia son dispositivos activos presentes en las etapas de potencia de los sistemas de comunicación RF y consumen gran parte de la energía disponible (alrededor de un 70%). Interesa pues aprovechar al máximo su eficiencia energética. Sin embargo, si se trabaja en las zonas donde la eficiencia es mayor, el amplificador de potencia se comporta de forma muy no lineal, introduciendo distorsión dentro y fuera de banda que no es fácilmente eliminable mediante el filtrado. El compromiso entre linealidad y eficiencia está presente en el diseño de los amplificadores de potencia, ya que el conjunto del sistema de comunicaciones debe cumplir las recomendaciones propuestas por los diferentes estándares de comunicación. Para conseguir el objetivo de maximizar ambas características, se están investigando numerosas técnicas de linealización. Una de ellas es la predistorsión digital que puede ser implementada en un procesador DSP (Digital Signal Processor) ya presente actualmente en muchos sistemas de comunicación. El proyecto de fin de carrera aquí presentado ha consistido en desarrollar un predistorsionador digital basado en el modelo de Hammerstein (con sus variantes FIR e IIR) en el entorno del procesador DSP C6711. Primero, se ha obtenido el modelo de comportamiento (behavioral model) paso bajo de un amplificador de potencia a partir de las muestras de entrada y salida medidas en un amplificador real. Posteriormente, una vez estimado el modelo paso bajo (de envolvente compleja) del amplificador, se ha procedido a la estimación del modelo del predistorsionador. Para ello, se han utilizado las mismas muestras de entrada y salida medidas, así como un método de estimación indirecto a fin de no necesitar el modelo del amplificador para estimar el modelo del predistorsionador, evitando así, una posible acumulación de errores. Por otro lado, se han generado secuencias pseudo-aleatorias de símbolos para las diferentes modulaciones M-QAM (de 8 a 64) y se han suavizado con un filtro RRC (Root Raised Cosine). Estas muestras se han aplicado al modelo estimado del amplificador de potencia para disponer de muestras de salida del amplificador. Las muestras de entrada y salida del amplificador han permitido estimar nuevos coeficientes del predistorsionador. Pensando en una futura implementación del predistorsionador en una FPGA, donde los coeficientes del modelo del predistorsionador se deben actualizar continuamente, se ha implementado el modelo del predistorsionador mediante unas tablas de ganancia compleja denominadas Look-Up-Tables (LUTs). Las LUTs permiten de una forma rápida asignar la ganancia compleja correspondiente a cada valor de la señal de entrada del predistorsionador, aplicando así correcciones en el módulo y en la fase de la señal de entrada. El resultado es una relación lineal entre la entrada y la salida de las etapas predistorsionador y amplificador de potencia. Se han hecho las simulaciones necesarias para verificar el correcto funcionamiento de la estimación del amplificador de potencia y del predistorsionador con LUT, aportando resultados y conclusiones al respecto.