|
Títol:
|
Keeping control transfer instructions out of the pipeline in architectures without condition codes
|
|
Autor/a:
|
Cortadella, Jordi; Llaberia Griñó, José M.; González Colás, Antonio María
|
|
Altres autors:
|
Universitat Politècnica de Catalunya. Departament de Ciències de la Computació; Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Facultat d'Informàtica de Barcelona; Universitat Politècnica de Catalunya. ALBCOM - Algorismia, Bioinformàtica, Complexitat i Mètodes Formals; Universitat Politècnica de Catalunya. CAP - Grup de Computació d'Altes Prestacions; Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors |
|
Abstract:
|
This work was funded by the Ministry of Education CAICYT under contract Number 314-85 |
|
Abstract:
|
The execution of branch instructions involves a loss of performance in pipelined processors. In this paper we present a mechanism for executing this kind of instruction with a zero delay. This mechanism has been proposed for architectures without condition codes. |
|
Matèries:
|
-Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors
-Computer architecture
-Branch instructions
-Pipelined processors
-Processadors segmentats
-Instruccions de salt
-Arquitectura d'ordinadors |
|
Drets:
|
|
|
Tipus de document:
|
Article - Versió publicada
Informe |
|
Compartir:
|
|
