Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2117/23209
Título: | SSFB: a highly-efficient and scalable simulation reduction technique for SRAM yield analysis |
---|---|
Autor/a: | Rana, Manish; Canal Corretger, Ramon |
Otros autores: | Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors; Universitat Politècnica de Catalunya. ARCO - Microarquitectura i Compiladors |
Abstract: | |
Abstract: | |
Materia(s): | -Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats -Àrees temàtiques de la UPC::Matemàtiques i estadística::Probabilitat -Integrated circuits -Probabilities -Monte Carlo methods -SRAM chips -Failure analysis -Integrated circuit yield -Iterative methods -Probability -Circuits integrats -Probabilitats |
Derechos: | Attribution-NonCommercial-NoDerivs 3.0 Spain
http://creativecommons.org/licenses/by-nc-nd/3.0/es/ |
Tipo de documento: | Artículo - Versión publicada Objeto de conferencia |
Editor: | European Interactive Digital Advertising Alliance (EDAA) |
Compartir: |