|
Title:
|
CMOS Law-jitter Clock Driver Design
|
|
Author:
|
Servera Mas, Bartolomeu
|
|
Other authors:
|
Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Bofill Petit, Adrià |
|
Abstract:
|
[ANGLÈS] Design of a low-jitter, low-phase noise clock driver in 40 nm CMOS technology. The work is in the field of analog integrated circuit (IC) design in nanometer CMOS technologies. |
|
Abstract:
|
[CASTELLÀ] Diseño de un circuito integrado "clock driver" de bajo jitter y bajo ruido de fase en tecnología CMOS 40 nm. El trabajo se contextualiza en el campo del diseño de circuitos integrados analógicos en tecnologías CMOS nanométricas. |
|
Abstract:
|
[CATALÀ] Disseny d'un circuit "clock driver" de baix jitter i baix soroll de fase en tecnologia CMOS 40 nm. El treball es contextualitza en el camp del disseny de circuits integrats (IC) analògics en tecnologies CMOS nanomètriques. |
|
Subject(s):
|
-Àrees temàtiques de la UPC::Enginyeria electrònica::Circuits electrònics
-Linear integrated circuits--Design and construction
-Nanotechnology
-CMOS
-analog
-mixed-signal
-jitter
-analógico
-señal mixta
-circuito integrado
-Circuits MOS
-Circuits lineals integrats--Projectes i construcció
-Nanotecnologia |
|
Rights:
|
|
|
Document type:
|
Research/Master Thesis |
|
Published by:
|
Universitat Politècnica de Catalunya
|
|
Share:
|
|
