Para acceder a los documentos con el texto completo, por favor, siga el siguiente enlace: http://hdl.handle.net/2099.1/15846
Título: | A Simulation framework for hierarchical Network-on-Chip systems |
---|---|
Autor/a: | San Pedro Martín, Javier de |
Otros autores: | Universitat Politècnica de Catalunya. Departament de Llenguatges i Sistemes Informàtics; Carmona Vargas, Josep; Cortadella, Jordi |
Abstract: | |
Materia(s): | -Àrees temàtiques de la UPC::Informàtica::Arquitectura de computadors::Arquitectures paral·leles -Multiprocessors -Networks on a chip -Multiprocessadors -Sistemes incrustats (Informàtica) |
Derechos: | Attribution-NonCommercial-ShareAlike 3.0 Spain
http://creativecommons.org/licenses/by-nc-sa/3.0/es/ |
Tipo de documento: | Trabajo fin de máster |
Editor: | Universitat Politècnica de Catalunya |
Compartir: |