Energy macro-model for on chip interconnection buses

All of RECERCAT

To access the full text documents, please follow this link: http://hdl.handle.net/2117/1232

Title:	Energy macro-model for on chip interconnection buses
Author:	Mendoza Vázquez, Raymundo; Pons Solé, Marc; Moll Echeto, Francisco de Borja; Figueras, Joan
Other authors:	Universitat Politècnica de Catalunya. Departament d'Enginyeria Electrònica; Universitat Politècnica de Catalunya. HIPICS - Grup de Circuits i Sistemes Integrats d'Altes Prestacions; Universitat Politècnica de Catalunya. QINE - Disseny de Baix Consum, Test, Verificació i Circuits Integrats de Seguretat
Abstract:	This report presents a fast method of evaluating the power consumption of a bus. Given an on-chip bus driver-interconnection-receiver design of N parallel lines,the objective is to develop its energy consumption macro-model. With this model we are be able to evaluate the energy metrics for the bus under a certain traffic and information coding.
Abstract:	Peer Reviewed
Subject(s):	-Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Circuits integrats -Àrees temàtiques de la UPC::Enginyeria electrònica::Microelectrònica::Processadors digitals -Microprocessors -digital integrated circuits -crosstalk -power consumption -leakage current -circuits integrats - cmos
Rights:
Document type:	Report
Share: