Aquest propòsit és el fil conductor del projecte, del qual es deriven quatre objectius més concrets: Disseny del processador CAL16, sempre complint les característiques de modularitat i extensibilitat, fet que permetrà en un futur modificacions i ampliacions de la màquina, ja sigui per afegir nous objectius docents, com per la comprensió del processador per part dels alumnes. Implementació del processador en un llenguatge de descripció de hardware (HDL), com és el Verilog. Aquest objectiu ens permet disposar de l’anterior disseny físicament, i mitjançant les eines de desenvolupament de Xilinx2, no tant sols es podrà aprendre el llenguatge de Verilog sinó que també es podrà posar en pràctica qualsevol modificació del processador i simular el seu comportament. Programar una Field-Programmable-Gate-Array (FPGA) amb el processador. Gràcies a aquest, es dóna al projecte un aire més pràctic, ja que es permet executar-lo amb la placa FPGA i preparar unes pràctiques de laboratori encarades als alumnes, on se’ls introdueixin aquests dispositius i les seves possibles aplicacions. Preparar un manual d’usuari que permeti el coneixement del processador dissenyat i un conjunt reduït de problemes i pràctiques que il·lustri amb diferents exemples possibles usos, modificacions o ampliacions d’aquest, ja sigui a nivell de simulació amb el simulador de Xilinx, com d’execució amb la FPGA Spartan 3E.